微電子技術的發展趨勢是片上系統(SoC),也就是在一塊芯片上實現整個系統,包括模擬部分和數字部分。作為IC產業中重要的一個分支, 可編程邏輯器件(PLD)也在努力向這個方向發展。無論是Xilinx還是
資源簡介:PLD內部鎖相環,解決方案,方法介紹,設計思想.
上傳時間: 2014-01-15
上傳用戶:Thuan
資源簡介:使用VHDL實現鎖相環,是個學習VHDL的好例子,與眾分享
上傳時間: 2015-07-15
上傳用戶:wab1981
資源簡介:一篇簡單易懂的關于數字鎖相環概念原理設計的經典文章
上傳時間: 2014-01-04
上傳用戶:hasan2015
資源簡介:基于單片機控制鎖相環的程序設計,采用AT89S52編程控制LMX2326
上傳時間: 2016-02-03
上傳用戶:龍飛艇
資源簡介:鎖相技術相關專輯 38冊 209M鎖相環(PLL)電路設計與應用.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:鎖相技術相關專輯 38冊 209M圖解 鎖相環(PLL)電路設計與應用 遠坂 295頁 25.2M 清晰書簽版.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:為得到性能優良、符合實際工程的鎖相環頻率合成器,提出了一種以ADI的仿真工具ADIsimPLL為基礎,運用ADS(Advanced Design System 2009)軟件的快速設計方法。采用此方法設計了頻率輸出為930~960 MHz的頻率合成器。結果表明該頻率合成器的鎖定時間、相位噪聲...
上傳時間: 2013-12-16
上傳用戶:萍水相逢
資源簡介:數字三相鎖相環中含有大量乘法運算和三角函數運算,占用大量的硬件邏輯資源。為此,提出一種數字三相鎖相環的優化實現方案,利用乘法模塊復用和CORDIC算法實現三角函數運算,并用Verilog HDL硬件描述語言對優化前后的算法進行了編碼實現。仿真和實驗結果表明...
上傳時間: 2013-11-15
上傳用戶:yjj631
資源簡介:數字三相鎖相環中含有大量乘法運算和三角函數運算,占用大量的硬件邏輯資源。為此,提出一種數字三相鎖相環的優化實現方案,利用乘法模塊復用和CORDIC算法實現三角函數運算,并用Verilog HDL硬件描述語言對優化前后的算法進行了編碼實現。仿真和實驗結果表明...
上傳時間: 2013-10-22
上傳用戶:emhx1990
資源簡介:在過去的十幾年間,FPGA取得了驚人的發展:集成度已達到1000萬等效門、速度可達到400~500MHz。隨著FPGA的集成度不斷增大,在高密度FPGA中,芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在,解決時鐘延時...
上傳時間: 2013-07-06
上傳用戶:LouieWu
資源簡介:使用改進的COSTAS環實現鎖相環(PLL),應用于高動態的數字化接收系統
上傳時間: 2014-01-05
上傳用戶:Andy123456
資源簡介:系統地分析鎖相環相位噪聲
上傳時間: 2013-05-24
上傳用戶:eeworm
資源簡介:系統地分析鎖相環相位噪聲
上傳時間: 2013-04-15
上傳用戶:eeworm
資源簡介:專輯類-數字處理及顯示技術專輯-106冊-9138M 系統地分析鎖相環相位噪聲-386頁-5.8M.pdf
上傳時間: 2013-06-21
上傳用戶:qw12
資源簡介: PIC16C54C為8位單片機,指令字長12位,全部指令都是單字節指令,系統為哈佛結構,數據總線和程序總線各自獨立分開,數據總線寬度為8位,程序總線寬度為12位,內部程序存儲器為512×12位,內部數據寄存器為32×8位。 PIC16C54C有12根雙向可獨立編程I...
上傳時間: 2013-12-23
上傳用戶:dianxin61
資源簡介:關于數字鎖相環的使用,結合FM,AM的使用來說明
上傳時間: 2013-12-29
上傳用戶:蟲蟲蟲蟲蟲蟲
資源簡介:為了測量 DVD的Jitter ,需要知道刻錄時鐘。針對 DVD 特殊的數據格式 NRZI,提出一個專用的時鐘恢復系 統 ,用于從讀出的 RF信號中恢復寫時鐘。這個系統采用基于鎖相環的雙環結構。介紹系統結構、各個模塊的構成原理、數 學模型 ,并結合 Simulink 給出仿真結果...
上傳時間: 2015-10-13
上傳用戶:1079836864
資源簡介:介紹了如何使用數字鎖相環,如何用VHDL實現數字鎖相環
上傳時間: 2013-12-29
上傳用戶:huql11633
資源簡介:鎖相環在通信中使用非常普遍,此代碼用matlab編寫,經過測試通過,鎖相環仿真(源程序與仿真結果)
上傳時間: 2015-12-27
上傳用戶:yzy6007
資源簡介:使用virlog語言編寫的一個 鎖相環的程序。可直接在cpld中應用。
上傳時間: 2013-12-24
上傳用戶:GHF
資源簡介:針對高頻感應加熱電源中用傳統的模擬鎖相環跟蹤頻率所存在的問題,提出一種非常適合于高頻感應加熱的 新型的數字鎖相環。使用FPGA 內底層嵌入功能單元中的數字鎖相環74HCT297 ,并添加少量的數字電路來實現。最后利 用仿真波形驗證該設計的合理性和有效性。整...
上傳時間: 2014-01-11
上傳用戶:AbuGe
資源簡介:FPGA彈弓無線呼叫系統分發射和接收兩大部分。發射部分采用鎖相環式頻率合成器技術
上傳時間: 2016-05-29
上傳用戶:youmo81
資源簡介:分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計,但是,對于時鐘要求不太嚴格的設計,通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...
上傳時間: 2016-06-14
上傳用戶:wpwpwlxwlx
資源簡介:X28xx功能單元使用.doc 例1、初始化鎖相環及外設時鐘函數 例2、.cmd格式文件舉例 例3、定時器中斷應用舉例 例4、利用事件管理器輸出多種頻率的正弦信號輸出例程 例5、SPI和DAC TLV 5617接口例程 例6、CAN總線消息發送例程 例7、使用FIFO緩沖發送...
上傳時間: 2016-11-14
上傳用戶:hasan2015
資源簡介:1、數字鎖相環的單片機代碼。 2、單片機與數字鎖相環MC145152的應用系統的設計與實現。
上傳時間: 2016-11-26
上傳用戶:410805624
資源簡介:小數分頻技術解決了鎖相環頻率合成器中的頻率分辨率和轉換時間的矛盾, 但是卻引入了嚴重的相位噪聲, 傳統的相位補償方法由于對Aö D 等數字器件的要求很高并具有滯后性實現難度較大。$2 調制器對噪聲具有整形的功 能, 因而將多階的$2 調制器用于小數分頻...
上傳時間: 2017-01-04
上傳用戶:498732662
資源簡介:數字鑒相器,數字鎖相環頻率合成系統FPGA的實現,很有借鑒價值
上傳時間: 2017-01-08
上傳用戶:cursor
資源簡介:使用VHDL語言進行數字鎖相環的設計,pdf格式,可以打開
上傳時間: 2014-11-01
上傳用戶:努力努力再努力
資源簡介:使用VHDL語言進行設計DPLL(數字鎖相環)的相關文件
上傳時間: 2013-12-25
上傳用戶:Miyuki
資源簡介:使用VHDL語言進行的數字鎖相環的設計,里面有相關的文件,可以使用MUX+PLUS打開
上傳時間: 2014-06-29
上傳用戶:lanhuaying