相 關 資 源

• 測試向量波形產生：VHDL實例---加法器源程序免費下載

  資源簡介：測試向量波形產生：VHDL實例---加法器源程序

  標簽： VHDL 測試 向量 加法器

  上傳時間： 2013-12-04

  上傳用戶：225588

• 這是一個利用FPGA來實現加法器的算法免費下載

  資源簡介：這是一個利用FPGA來實現加法器的算法，利用加法樹的概念！

  標簽： FPGA 加法器 算法

  上傳時間： 2013-12-17

  上傳用戶：zycidjl

• VHDL實現的超前進位加法器免費下載

  資源簡介：VHDL實現的超前進位加法器

  標簽： VHDL 進位 加法器

  上傳時間： 2015-03-04

  上傳用戶：leehom61

• 實現四位加法器的VHDL代碼免費下載

  資源簡介：實現四位加法器的VHDL代碼，里面含有全加器的代碼

  標簽： VHDL 加法器 代碼

  上傳時間： 2013-12-22

  上傳用戶：stvnash

• 超前進位加法器得VHDL實現小點資料代碼免費下載

  資源簡介：超前進位加法器得VHDL實現小點資料代碼

  標簽： VHDL 進位 加法器 代碼

  上傳時間： 2016-02-06

  上傳用戶：gaojiao1999

• Quartus2實現的四位進制并行加法器 用VHDL語言實現免費下載

  資源簡介：Quartus2實現的四位進制并行加法器 用VHDL語言實現

  標簽： Quartus2 VHDL 進制 并行

  上傳時間： 2016-05-30

  上傳用戶：yzhl1988

• 用VHDL語言 來實現 四位并行加法器的功能 是本科生的必學內容免費下載

  資源簡介：用VHDL語言 來實現 四位并行加法器的功能 是本科生的必學內容

  標簽： VHDL 語言 并行 加法器

  上傳時間： 2016-10-27

  上傳用戶：xg262122

• FPGA 開發板源碼。芯片為Mars EP1C6F.VHDL語言。可實現一些基本的功能。如乘法器、加法器、多路選擇器等。免費下載

  資源簡介：FPGA 開發板源碼。芯片為Mars EP1C6F.VHDL語言。可實現一些基本的功能。如乘法器、加法器、多路選擇器等。

  標簽： FPGA Mars VHDL EP

  上傳時間： 2017-05-25

  上傳用戶：shizhanincc

• 這是用VHDL實現的8位加法器免費下載

  資源簡介：這是用VHDL實現的8位加法器，對新手有點幫助。

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-05

  上傳用戶：1079836864

• 運用VHDL語言實現四位超前進位加法器。免費下載

  資源簡介：運用VHDL語言實現四位超前進位加法器。

  標簽： VHDL 語言 加法器 進位

  上傳時間： 2017-07-18

  上傳用戶：66666

• FPU加法器的設計與實現免費下載

  資源簡介：浮點運算器的核心運算部件是浮點加法器，它是實現浮點指令各種運算的基礎，其設計優化對于提高浮點運算的速度和精度相當關鍵。文章從浮點加法器算法和電路實現的角度給出設計方法，通過VHDL語言在QuartusII中進行設計和驗證，此加法器通過狀態機控制運算，有...

  標簽： FPU 加法器

  上傳時間： 2014-01-19

  上傳用戶：xauthu

• 有關于加法器的VHDL編程免費下載

  資源簡介：有關于加法器的VHDL編程，是用賽靈思的fpga實現的，可以在賽靈思網站上找到更具體的說明

  標簽： VHDL 加法器 編程

  上傳時間： 2013-12-21

  上傳用戶：Altman

• [VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][免費下載

  資源簡介：[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態總線][8--含清零和同步時鐘使能的4位加法計數器][9--數控分頻器][1...

  標簽： xilinx VHDL 01 02

  上傳時間： 2014-09-06

  上傳用戶：han_zh

• 使用加法器樹乘法器實現8位乘法運算免費下載

  資源簡介：使用加法器樹乘法器實現8位乘法運算，VHDL語言予以實現

  標簽： 加法器 乘法器 8位 乘法運算

  上傳時間： 2013-12-22

  上傳用戶：Breathe0125

• 用VHDL實現的除法器免費下載

  資源簡介：用VHDL實現的除法器

  標簽： VHDL 除法器

  上傳時間： 2013-08-28

  上傳用戶：wd450412225

• 數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述免費下載

  資源簡介：數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學習和討論。\r\n

  標簽： VHDL 寄存器 數控振蕩器 加法器

  上傳時間： 2013-09-04

  上傳用戶：a471778

• 基于選擇進位32位加法器的硬件電路實現免費下載

  資源簡介：為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為...

  標簽： 進位 加法器 硬件 電路實現

  上傳時間： 2013-12-19

  上傳用戶：jshailingzzh

• 大學VHDL語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘免費下載

  資源簡介：大學VHDL語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘，數碼顯示，74ls138，8，4位計數器，d，rs觸發器，加法器，交通燈等，此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳

  標簽： max-plus VHDL 大學 加法器

  上傳時間： 2013-12-23

  上傳用戶：qiaoyue

• 這個是帶輸入的加法器VHDL代碼,是帶有輸入端和進位的.免費下載

  資源簡介：這個是帶輸入的加法器VHDL代碼,是帶有輸入端和進位的.

  標簽： VHDL 輸入 加法器 代碼

  上傳時間： 2013-11-30

  上傳用戶：gxf2016

• 這個是帶先行進位的加法器的VHDL代碼,比較復雜,僅僅供大家參考.免費下載

  資源簡介：這個是帶先行進位的加法器的VHDL代碼,比較復雜,僅僅供大家參考.

  標簽： VHDL 進位 加法器 代碼

  上傳時間： 2014-01-03

  上傳用戶：klin3139

• Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方免費下載

  資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序

  標簽： Adder Ripple ripple Carry

  上傳時間： 2015-05-13

  上傳用戶：我們的船長

• VHDL 測試向量含測試向量（Test Bench）和波形產生：VHDL實例---相應加法器的測試向量（test bench).txt免費下載

  資源簡介：VHDL 測試向量含測試向量（Test Bench）和波形產生：VHDL實例---相應加法器的測試向量（test bench).txt

  標簽： Bench bench VHDL Test

  上傳時間： 2015-05-13

  上傳用戶：天涯

• 這是用VHDL編寫的四位加法器免費下載

  資源簡介：這是用VHDL編寫的四位加法器，請多指教

  標簽： VHDL 編寫 加法器

  上傳時間： 2013-12-12

  上傳用戶：yepeng139

• 數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述免費下載

  資源簡介：數控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個模塊中，提供VHDL源程序供大家學習和討論。

  標簽： VHDL 寄存器 數控振蕩器 加法器

  上傳時間： 2014-08-31

  上傳用戶：yan2267246

• verilog shi 實現的加法器（8位）適用于初學asic免費下載

  資源簡介：verilog shi 實現的加法器（8位）適用于初學asic

  標簽： verilog asic shi 8位

  上傳時間： 2015-06-02

  上傳用戶：一諾88

• VHDL和verling hdl 的加法器免費下載

  資源簡介：VHDL和verling hdl 的加法器

  標簽： verling VHDL hdl 加法器

  上傳時間： 2015-06-10

  上傳用戶：qiaoyue

• 用VHDL語言設計CPU中的一部分：加法器的設計免費下載

  資源簡介：用VHDL語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文

  標簽： VHDL CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：xiaohuanhuan

• 浮點加法器的VHDL算法設計 浮點加法器的VHDL算法設計免費下載

  資源簡介：浮點加法器的VHDL算法設計 浮點加法器的VHDL算法設計

  標簽： VHDL 浮點 加法器 算法設計

  上傳時間： 2014-01-13

  上傳用戶：z754970244

• 介紹了VHDL語言的知識,包括元件,加法器,計數器等的編程免費下載

  資源簡介：介紹了VHDL語言的知識,包括元件,加法器,計數器等的編程

  標簽： VHDL 語言 元件 加法器

  上傳時間： 2014-01-12

  上傳用戶：qazxsw

• 這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,免費下載

  資源簡介：這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑...

  標簽： CPLD VHDL BCD 開發板

  上傳時間： 2015-07-23

  上傳用戶：李夢晗