相 關(guān) 資 源

• 浮點(diǎn)FFI免費(fèi)下載

  資源簡(jiǎn)介：浮點(diǎn)FFI，的VHDL實(shí)現(xiàn)及HDL功能測(cè)試方法的研究 附錄B加法處理器測(cè)試平臺(tái)代碼 附錄CFFT處理器的測(cè)試平臺(tái)代碼

  標(biāo)簽： FFI 浮點(diǎn)

  上傳時(shí)間： 2013-12-23

  上傳用戶：王楚楚

• 基于浮點(diǎn)DSP的FFT算法的研究與應(yīng)用.rar免費(fèi)下載

  資源簡(jiǎn)介：快速傅立葉變換(FFT)技術(shù)是數(shù)字信號(hào)處理中的核心技術(shù)，它已廣泛應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域，長(zhǎng)期以來(lái)一直是一個(gè)重要的研究課題。近年來(lái)，專用數(shù)字信號(hào)處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價(jià)格比為FFT的實(shí)現(xiàn)提供了一種有效的途徑，其中最具有代表性的是美...

  標(biāo)簽： DSP FFT 浮點(diǎn)

  上傳時(shí)間： 2013-04-24

  上傳用戶：caixiaoxu26

• 基于FPGA的浮點(diǎn)運(yùn)算器設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長(zhǎng)，要實(shí)現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對(duì)數(shù)據(jù)處理能力提出越來(lái)越高的要求。定點(diǎn)運(yùn)算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點(diǎn)數(shù)相對(duì)于定點(diǎn)數(shù)，具有表述范圍寬，有效精度高等優(yōu)點(diǎn)，在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運(yùn)...

  標(biāo)簽： FPGA 浮點(diǎn)運(yùn)算器

  上傳時(shí)間： 2013-04-24

  上傳用戶：咔樂(lè)塢

• 基于FPGA的32位浮點(diǎn)數(shù)據(jù)FFT及IFFT的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：FFT/IFFT是時(shí)域信號(hào)與頻域信號(hào)之間轉(zhuǎn)換的基本運(yùn)算，是數(shù)字信號(hào)處理的核心工具之一，因此，它廣泛地應(yīng)用于許多領(lǐng)域。在數(shù)字化的今天，不論是在通信領(lǐng)域還是在圖像處理領(lǐng)域，對(duì)數(shù)字信號(hào)處理的速度、精度和實(shí)時(shí)性要求不斷提高。為滿足不斷提高的要求，國(guó)內(nèi)外不斷...

  標(biāo)簽： FPGA IFFT FFT 浮點(diǎn)

  上傳時(shí)間： 2013-07-12

  上傳用戶：cuicuicui

• 基于FPGA浮點(diǎn)運(yùn)算器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：在很多高精度計(jì)算場(chǎng)合需要采用浮點(diǎn)運(yùn)算。過(guò)去用門電路進(jìn)行各種運(yùn)算通常為定點(diǎn)運(yùn)算，但其計(jì)算精度有限。隨著現(xiàn)場(chǎng)可編程門陣（FPGA）的迅速發(fā)展，可以采用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算。 本文首先介紹定點(diǎn)數(shù)和浮點(diǎn)數(shù)的格式，完成基于FPGA的幾種常用浮點(diǎn)運(yùn)算器的VHDL設(shè)計(jì)，...

  標(biāo)簽： FPGA 浮點(diǎn)運(yùn)算器

  上傳時(shí)間： 2013-05-20

  上傳用戶：hechao3225

• 用FPGA實(shí)現(xiàn)帶硬件浮點(diǎn)運(yùn)算器的8051免費(fèi)下載

  資源簡(jiǎn)介：8051系列是至今為止最成功的單片機(jī)之一，在FPGA平臺(tái)上研究帶硬件浮點(diǎn)運(yùn)算器的8051是對(duì)其在SoC及專用化的方向上的一次邁進(jìn)。文章首先介紹了8051的基本架構(gòu)，包括硬件模塊、指令系統(tǒng)、內(nèi)存分配以及基本外設(shè)。然后講解了在設(shè)計(jì)8051時(shí)如何劃分模塊，每個(gè)模塊的功...

  標(biāo)簽： FPGA 8051 硬件 浮點(diǎn)運(yùn)算器

  上傳時(shí)間： 2013-04-24

  上傳用戶：13081287919

• 歐洲G3的語(yǔ)音壓縮標(biāo)準(zhǔn)GSMAMR的C語(yǔ)言浮點(diǎn)算法的標(biāo)準(zhǔn)源程序免費(fèi)下載

  資源簡(jiǎn)介：·歐洲G3的語(yǔ)音壓縮標(biāo)準(zhǔn)GSMAMR的C語(yǔ)言浮點(diǎn)算法的標(biāo)準(zhǔn)源程序

  標(biāo)簽： GSMAMR 標(biāo)準(zhǔn) 語(yǔ)音壓縮 C語(yǔ)言

  上傳時(shí)間： 2013-05-27

  上傳用戶：zhouli

• 32位單精度浮點(diǎn)加法器免費(fèi)下載

  資源簡(jiǎn)介：32位單精度浮點(diǎn)加法器。進(jìn)行用加法運(yùn)算，仿真輸出

  標(biāo)簽： 精度 浮點(diǎn) 加法器

  上傳時(shí)間： 2013-04-24

  上傳用戶：x4587

• FPGA的高性能32位浮點(diǎn)FFTIP核的開(kāi)發(fā)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的高性能32位浮點(diǎn)FFTIP核的開(kāi)發(fā)，適合fpga工程技術(shù)人員參考

  標(biāo)簽： FFTIP FPGA 性能 浮點(diǎn)

  上傳時(shí)間： 2013-08-07

  上傳用戶：清風(fēng)冷雨

• 研究實(shí)現(xiàn)MUSIC算法的DSP＋FPGA、浮點(diǎn)運(yùn)算與定點(diǎn)運(yùn)算混合的硬件設(shè)計(jì)方案。免費(fèi)下載

  資源簡(jiǎn)介：研究實(shí)現(xiàn)MUSIC算法的DSP＋FPGA、浮點(diǎn)運(yùn)算與定點(diǎn)運(yùn)算混合的硬件設(shè)計(jì)方案。\\r\\n

  標(biāo)簽： MUSIC FPGA DSP 算法

  上傳時(shí)間： 2013-08-08

  上傳用戶：wsq921779565

• 用VHDL語(yǔ)言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算,大家共享

  標(biāo)簽： VHDL FPGA 語(yǔ)言 浮點(diǎn)運(yùn)算

  上傳時(shí)間： 2013-08-19

  上傳用戶：epson850

• 用VHDL語(yǔ)言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法

  標(biāo)簽： VHDL CPLD FPGA 語(yǔ)言

  上傳時(shí)間： 2013-09-05

  上傳用戶：life840315

• 浮點(diǎn)除法運(yùn)算及其在單片機(jī)上的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：浮點(diǎn)除法運(yùn)算及其在單片機(jī)上的實(shí)現(xiàn)

  標(biāo)簽： 浮點(diǎn)除法運(yùn)算 單片機(jī)

  上傳時(shí)間： 2013-11-01

  上傳用戶：ssj927211

• DSP定點(diǎn)與浮點(diǎn)運(yùn)算的比較免費(fèi)下載

  資源簡(jiǎn)介：定點(diǎn)運(yùn)算DSP在應(yīng)用中已取得了極大的成功，而且仍然是DSP應(yīng)用的主體。然而，隨著對(duì)DSP處理速度與精度、存儲(chǔ)器容量、編程的靈活性和方便性要求的不斷提高、自80年代中后期以來(lái)，各DSP生產(chǎn)廠家陸續(xù)推出了各自的32bit浮點(diǎn)運(yùn)算DSP。

  標(biāo)簽： DSP 定點(diǎn) 浮點(diǎn)運(yùn)算 比較

  上傳時(shí)間： 2013-10-10

  上傳用戶：jiiszha

• 對(duì)Altera 28nm FPGA浮點(diǎn)DSP設(shè)計(jì)流程和性能的獨(dú)立分析免費(fèi)下載

  資源簡(jiǎn)介：　　電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的...

  標(biāo)簽： Altera FPGA DSP 28

  上傳時(shí)間： 2014-12-28

  上傳用戶：18888888888

• WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案免費(fèi)下載

  資源簡(jiǎn)介：WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

  標(biāo)簽： Xilinx FPGA 409 DSP

  上傳時(shí)間： 2013-11-07

  上傳用戶：defghi010

• 對(duì)Altera 28nm FPGA浮點(diǎn)DSP設(shè)計(jì)流程和性能的獨(dú)立分析免費(fèi)下載

  資源簡(jiǎn)介：　　電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的...

  標(biāo)簽： Altera FPGA DSP 28

  上傳時(shí)間： 2015-01-01

  上傳用戶：sunshie

• WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案免費(fèi)下載

  資源簡(jiǎn)介：WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

  標(biāo)簽： Xilinx FPGA 409 DSP

  上傳時(shí)間： 2013-10-21

  上傳用戶：huql11633

• MSP430浮點(diǎn)庫(kù)免費(fèi)下載

  資源簡(jiǎn)介：MSP430浮點(diǎn)庫(kù)

  標(biāo)簽： MSP 430 浮點(diǎn)

  上傳時(shí)間： 2015-01-08

  上傳用戶：水口鴻勝電器

• verilog浮點(diǎn)乘發(fā)器免費(fèi)下載

  資源簡(jiǎn)介：verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10

  標(biāo)簽： verilog 浮點(diǎn)

  上傳時(shí)間： 2013-12-20

  上傳用戶：chenbhdt

• verilog浮點(diǎn)乘發(fā)器免費(fèi)下載

  資源簡(jiǎn)介：verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10,利用pipeline

  標(biāo)簽： verilog 浮點(diǎn)

  上傳時(shí)間： 2013-12-24

  上傳用戶：ljmwh2000

• verilog浮點(diǎn)乘發(fā)器免費(fèi)下載

  資源簡(jiǎn)介：verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10,利用pipeline

  標(biāo)簽： verilog 浮點(diǎn)

  上傳時(shí)間： 2013-12-27

  上傳用戶：thinode

• verilog浮點(diǎn)乘發(fā)器免費(fèi)下載

  資源簡(jiǎn)介：verilog浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10

  標(biāo)簽： verilog 浮點(diǎn)

  上傳時(shí)間： 2014-01-26

  上傳用戶：dengzb84

• c語(yǔ)言浮點(diǎn)乘發(fā)器免費(fèi)下載

  資源簡(jiǎn)介：c語(yǔ)言浮點(diǎn)乘發(fā)器，特定數(shù)據(jù)結(jié)構(gòu)，指數(shù)底為10

  標(biāo)簽： c語(yǔ)言 浮點(diǎn)

  上傳時(shí)間： 2015-02-07

  上傳用戶：comua

• ADI BF 16位定點(diǎn)DSP的快速浮點(diǎn)仿真的匯編代碼免費(fèi)下載

  資源簡(jiǎn)介：ADI BF 16位定點(diǎn)DSP的快速浮點(diǎn)仿真的匯編代碼

  標(biāo)簽： ADI DSP BF 定點(diǎn)

  上傳時(shí)間： 2013-12-12

  上傳用戶：zycidjl

• verilog編寫的32位浮點(diǎn)加法器免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的32位浮點(diǎn)加法器

  標(biāo)簽： verilog 編寫 浮點(diǎn) 加法器

  上傳時(shí)間： 2015-03-09

  上傳用戶：372825274

• 51單片機(jī)（匯編）浮點(diǎn)轉(zhuǎn)換及浮點(diǎn)格式說(shuō)明程序免費(fèi)下載

  資源簡(jiǎn)介：51單片機(jī)（匯編）浮點(diǎn)轉(zhuǎn)換及浮點(diǎn)格式說(shuō)明程序

  標(biāo)簽： 浮點(diǎn) 51單片機(jī) 匯編 轉(zhuǎn)換

  上傳時(shí)間： 2015-03-17

  上傳用戶：維子哥哥

• 51單片機(jī)的上網(wǎng)實(shí)現(xiàn),上網(wǎng)程序清單C51-浮點(diǎn)運(yùn)算功能免費(fèi)下載

  資源簡(jiǎn)介：51單片機(jī)的上網(wǎng)實(shí)現(xiàn),上網(wǎng)程序清單C51-浮點(diǎn)運(yùn)算功能

  標(biāo)簽： 51 51單片機(jī) 程序 清單

  上傳時(shí)間： 2014-01-03

  上傳用戶：yy541071797

• msp430浮點(diǎn)庫(kù),浮點(diǎn)運(yùn)算很好的例子!免費(fèi)下載

  資源簡(jiǎn)介：msp430浮點(diǎn)庫(kù),浮點(diǎn)運(yùn)算很好的例子!

  標(biāo)簽： msp 430 浮點(diǎn) 浮點(diǎn)運(yùn)算

  上傳時(shí)間： 2015-03-19

  上傳用戶：lgnf

• //浮點(diǎn)異常的控制位 #define FPUEM_INVALIDOP 0x01 #define FPUEM_DENORMALOP 0x02 #define FPUEM_ZERODIVIDE 0x04免費(fèi)下載

  資源簡(jiǎn)介：//浮點(diǎn)異常的控制位 #define FPUEM_INVALIDOP 0x01 #define FPUEM_DENORMALOP 0x02 #define FPUEM_ZERODIVIDE 0x04 #define FPUEM_OVERFLOW 0x08 #define FPUEM_UNDERFLOW 0x10 #define FPUEM_PRECISON 0x20 #define __FORCE_INLINE__ __inline /*-----------...

  標(biāo)簽： define FPUEM_DENORMALOP FPUEM_ZERODIVIDE FPUEM_INVALIDOP

  上傳時(shí)間： 2013-11-27

  上傳用戶：qiaoyue