相 關(guān) 資 源

• 使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器免費(fèi)下載

  資源簡介：使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

  標(biāo)簽： verilog SDRAM FPGA 控制器

  上傳時間： 2013-08-08

  上傳用戶：litianchu

• 使用verilog編寫的同步FIFO免費(fèi)下載

  資源簡介：使用verilog編寫的同步FIFO，可通過設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡單實(shí)用。

  標(biāo)簽： verilog FIFO 編寫

  上傳時間： 2013-08-12

  上傳用戶：ljt101007

• 如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)免費(fèi)下載

  資源簡介：lab1——FPGA這個文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)

  標(biāo)簽： verilog FPGA Hdl 如何使用

  上傳時間： 2013-08-18

  上傳用戶：qwe1234

• AD9289的控制，使用verilog語言免費(fèi)下載

  資源簡介：AD9289的控制 使用verilog語言

  標(biāo)簽： verilog 9289 AD 控制

  上傳時間： 2013-08-20

  上傳用戶：15501536189

• fpga-jpeg-verilog在fpga平臺使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)免費(fèi)下載

  資源簡介：fpga-jpeg-verilog在fpga平臺使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)

  標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg

  上傳時間： 2013-08-28

  上傳用戶：zoudejile

• RS編碼的源代碼使用verilog在Xinloinx平臺免費(fèi)下載

  資源簡介：RS編碼的源代碼使用verilog在Xinloinx平臺

  標(biāo)簽： Xinloinx verilog RS編碼 源代碼

  上傳時間： 2013-12-17

  上傳用戶：zgu489

• 本文介紹了使用verilog語言進(jìn)行硬件設(shè)計的一些基本技巧免費(fèi)下載

  資源簡介：本文介紹了使用verilog語言進(jìn)行硬件設(shè)計的一些基本技巧

  標(biāo)簽： verilog 語言 硬件設(shè)計 基本技巧

  上傳時間： 2015-03-15

  上傳用戶：wkchong

• 加法器（使用verilog編寫的）,雖然簡單免費(fèi)下載

  資源簡介：加法器（使用verilog編寫的）,雖然簡單，但是這也是學(xué)習(xí)verilog最基礎(chǔ)的東西！希望大家一起學(xué)習(xí)！

  標(biāo)簽： verilog 加法器 編寫

  上傳時間： 2013-12-10

  上傳用戶：410805624

• DSP中巴特沃思濾波器的設(shè)計使用verilog編寫.免費(fèi)下載

  資源簡介：DSP中巴特沃思濾波器的設(shè)計使用verilog編寫.

  標(biāo)簽： verilog DSP 濾波器 編寫

  上傳時間： 2015-05-06

  上傳用戶：三人用菜

• 使用verilog語言編寫的數(shù)字鐘程序.有慢校時,快校時,鬧鐘等功能.免費(fèi)下載

  資源簡介：使用verilog語言編寫的數(shù)字鐘程序.有慢校時,快校時,鬧鐘等功能.

  標(biāo)簽： verilog 校時 語言 編寫

  上傳時間： 2014-01-26

  上傳用戶：417313137

• 鍵盤鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用verilog HDL編寫,已經(jīng)使用FPGA驗正過了,完全可以用免費(fèi)下載

  資源簡介：鍵盤鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用verilog HDL編寫,已經(jīng)使用FPGA驗正過了,完全可以用

  標(biāo)簽： FPGA verilog HDL 鍵盤

  上傳時間： 2013-12-12

  上傳用戶：athjac

• 在顯示器上顯示漢字,在FPGA上實(shí)現(xiàn),使用verilog HDL 設(shè)計,完全可是直接使用免費(fèi)下載

  資源簡介：在顯示器上顯示漢字,在FPGA上實(shí)現(xiàn),使用verilog HDL 設(shè)計,完全可是直接使用

  標(biāo)簽： verilog FPGA HDL 顯示器

  上傳時間： 2014-09-04

  上傳用戶：zm7516678

• 本程式為使用verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經(jīng)過系統(tǒng)驗證.免費(fèi)下載

  資源簡介：本程式為使用verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經(jīng)過系統(tǒng)驗證.

  標(biāo)簽： DRAM verilog 控制 程式

  上傳時間： 2014-01-14

  上傳用戶：tzl1975

• 這是使用verilog語言免費(fèi)下載

  資源簡介：這是使用verilog語言，基于MICRON公司的SDRAM開發(fā)的SDRAM接口邏輯

  標(biāo)簽： verilog 語言

  上傳時間： 2014-01-03

  上傳用戶：ynzfm

• 一個關(guān)于MEMORY設(shè)計的原代碼,使用verilog編寫的 希望對大家有些幫助免費(fèi)下載

  資源簡介：一個關(guān)于MEMORY設(shè)計的原代碼,使用verilog編寫的 希望對大家有些幫助

  標(biāo)簽： verilog MEMORY 代碼 編寫

  上傳時間： 2013-12-24

  上傳用戶：change0329

• 使用verilog硬件描述語言編程的38譯碼器免費(fèi)下載

  資源簡介：使用verilog硬件描述語言編程的38譯碼器，包含測試描述

  標(biāo)簽： verilog 硬件描述語言 編程 譯碼器

  上傳時間： 2014-01-23

  上傳用戶：cc1015285075

• 使用verilog語言編寫免費(fèi)下載

  資源簡介：使用verilog語言編寫，把FPGA配置成一個fifo

  標(biāo)簽： verilog 語言 編寫

  上傳時間： 2015-12-25

  上傳用戶：xiaoxiang

• fpga-jpeg-verilog在fpga平臺使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)免費(fèi)下載

  資源簡介：fpga-jpeg-verilog在fpga平臺使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)

  標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg

  上傳時間： 2013-12-14

  上傳用戶：咔樂塢

• 設(shè)計FIFO,使用verilog的一篇文章免費(fèi)下載

  資源簡介：設(shè)計FIFO,使用verilog的一篇文章

  標(biāo)簽： verilog FIFO

  上傳時間： 2016-01-11

  上傳用戶：1159797854

• 使用verilog編寫分頻器免費(fèi)下載

  資源簡介：使用verilog編寫分頻器，包括奇分頻和偶分頻，可以進(jìn)行任意奇偶分頻

  標(biāo)簽： verilog 編寫 分頻器

  上傳時間： 2016-01-23

  上傳用戶：stvnash

• 使用verilog和VHDL兩種硬件描述語言實(shí)現(xiàn)了一個ATA硬盤控制器免費(fèi)下載

  資源簡介：使用verilog和VHDL兩種硬件描述語言實(shí)現(xiàn)了一個ATA硬盤控制器，包括源代碼、測試仿真文件和說明文檔

  標(biāo)簽： verilog VHDL ATA 硬件描述語言

  上傳時間： 2016-04-27

  上傳用戶：731140412

• 實(shí)現(xiàn)了USB接口。介紹了如何使用verilog語言實(shí)現(xiàn)USB的程序設(shè)計。免費(fèi)下載

  資源簡介：實(shí)現(xiàn)了USB接口。介紹了如何使用verilog語言實(shí)現(xiàn)USB的程序設(shè)計。

  標(biāo)簽： USB verilog 接口 如何使用

  上傳時間： 2016-05-01

  上傳用戶：ynwbosss

• 本文檔是一個使用verilog語言所討論的上SDRAM的基本原理！免費(fèi)下載

  資源簡介：本文檔是一個使用verilog語言所討論的上SDRAM的基本原理！

  標(biāo)簽： verilog SDRAM 文檔 語言

  上傳時間： 2016-06-11

  上傳用戶：bruce

• 一個關(guān)于熱敏打印機(jī)時序的仿真程序,能夠應(yīng)用于大多數(shù)的熱敏打印機(jī)中,實(shí)現(xiàn)了打印數(shù)據(jù)的并轉(zhuǎn)串.使用verilog編寫,在Modsim下編譯通過.并有最終的仿真波形.免費(fèi)下載

  資源簡介：一個關(guān)于熱敏打印機(jī)時序的仿真程序,能夠應(yīng)用于大多數(shù)的熱敏打印機(jī)中,實(shí)現(xiàn)了打印數(shù)據(jù)的并轉(zhuǎn)串.使用verilog編寫,在Modsim下編譯通過.并有最終的仿真波形.

  標(biāo)簽： verilog Modsim 熱敏打印機(jī) 時序

  上傳時間： 2013-12-27

  上傳用戶：waitingfy

• 使用verilog作為CPU設(shè)計語言實(shí)現(xiàn)單數(shù)據(jù)通路五級流水線的CPU。具有32個通用寄存器、一個程序計數(shù)器PC、一個標(biāo)志寄存器FLAG免費(fèi)下載

  資源簡介：使用verilog作為CPU設(shè)計語言實(shí)現(xiàn)單數(shù)據(jù)通路五級流水線的CPU。具有32個通用寄存器、一個程序計數(shù)器PC、一個標(biāo)志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節(jié)。數(shù)據(jù)存儲以32位字對準(zhǔn)。采用32位定長指令格式，采用Load/Store結(jié)構(gòu)，ALU指令采用三地址...

  標(biāo)簽： CPU verilog FLAG 語言

  上傳時間： 2013-12-11

  上傳用戶：源弋弋

• 本程序（狀態(tài)機(jī)）使用verilog HDL語言編寫免費(fèi)下載

  資源簡介：本程序（狀態(tài)機(jī)）使用verilog HDL語言編寫，并通過QuestaSim仿真。

  標(biāo)簽： verilog HDL 程序 狀態(tài)

  上傳時間： 2013-12-26

  上傳用戶：894898248

• AD9289的控制 使用verilog語言免費(fèi)下載

  資源簡介：AD9289的控制 使用verilog語言

  標(biāo)簽： verilog 9289 AD 控制

  上傳時間： 2016-08-20

  上傳用戶：huannan88

• lab1——FPGA這個文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)免費(fèi)下載

  資源簡介：lab1——FPGA這個文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)

  標(biāo)簽： FPGA verilog lab1 Hdl

  上傳時間： 2014-10-29

  上傳用戶：stella2015

• 這個文件中使用verilog hdl簡單的利用基本運(yùn)算實(shí)現(xiàn)了微型的cpu設(shè)計開發(fā)過程免費(fèi)下載

  資源簡介：這個文件中使用verilog hdl簡單的利用基本運(yùn)算實(shí)現(xiàn)了微型的cpu設(shè)計開發(fā)過程

  標(biāo)簽： verilog hdl cpu 運(yùn)算

  上傳時間： 2016-08-24

  上傳用戶：hgy9473

• 使用verilog HDL 實(shí)現(xiàn)AES硬體加解密免費(fèi)下載

  資源簡介：使用verilog HDL 實(shí)現(xiàn)AES硬體加解密

  標(biāo)簽： verilog HDL AES 加解密

  上傳時間： 2016-08-25

  上傳用戶：gdgzhym